PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-023437

(43) Date of publication of application: 24.01.2003

(51)Int.Cl.

H04L 12/46 H04L 12/56

(21)Application number: 2001-210161

(71)Applicant : NEC CORP

(22)Date of filing:

11.07.2001

(72)Inventor: KAGANOI HARUHIRO


SHIZUME MASARU IKEGAI YASUYUKI

(54) PACKET-PROCESSING UNIT

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a packetprocessing unit that can carry out processings, such as address resolutions or the like of packets, using a simple configuration and at a high speed.

SOLUTION: A packet input circuit 11 divides packets received from a transmission line 1 into cells with a prescribed length and provides an output of the cells, a retrieval key extract circuit 12 extracts a prescribed retrieval key from the cells, a CAM 13 (content addressable memory) retrieves an address on the basis of the retrieval key and outputs the corresponding memory address, a retrieval information address transmission reception circuit 14 calculates the memory address of a retrieval information storage memory 15, on the basis of the memory address and outputs information stored in the memory address of the retrieval information storage memory 15 as the retrieval information, a retrieval information reception circuit 16 receives the retrieval information to update a header of the cells and carries out address resolution and a packet output



circuit 17 assembles the cells into a packet and outputs it to a transmission line 2.

(19)日本国特許庁(JP)

四公開特許公報 (A)

(II)特許出願公開番号 特開2003—23437

(P2003-23437A) (43)公開日 平成15年1月24日(2003.1.24)

(51) Int. Cl. 7	識別記号	FΙ			テーマコート・	(参考)
HO4L 12/46		HO4L 12/46		A	5K030	
	100		100	Z	5K033	
12/56	100	12/56	100	Z		

審査請求 有 請求項の数6 OL (全9頁)

(21)出願番号 特願2001-210161(P2001-210161)

(22) 出願日 平成13年7月11日(2001.7.11)

特許法第30条第1項適用申請有り 2001年3月2日 社団法人電子情報通信学会発行の「電子情報通信学会技術研究報告 信学技報 Vol.100 No.670」に発表

(71)出願人 000004237

日本電気株式会社 ·

東京都港区芝五丁目7番1号

(72) 発明者 加賀野井 晴大

千葉県我孫子市日の出1131 日本電気株式

会社NECネットワークスIPネットワー

ク事業部内

(74)代理人 100099726

弁理士 大塚 秀一


最終頁に続く

(54) 【発明の名称】パケット処理装置

(57)【要約】

【課題】 パケットの宛先解決等の処理を、簡単な構成で、高速に行なえるようにすること。

【解決手段】 パケット入力回路11は伝送路1から受信したパケットを所定長のセルに分割して出力し、検索キー抽出回路12は前記セルから所定の検索キーを抽出し、CAM13は前記検索キーに基づく検索を行って、対応するメモリアドレスを出力し、検索情報アドレス送受信回路14は前記メモリアドレスに基づいて検索情報格納メモリ15のメモリアドレスを算出し、前記検索情報格納メモリ15の前記メモリアドレスに記憶された情報を検索情報として出力し、検索情報受信回路16は前記検索情報を受信して、前記セルのヘッダ更新や宛先解決を行い、パケット出力回路17は前記セルをパケットにして伝送路2へ出力する。



【特許請求の範囲】

【請求項1】 伝送路から受信したパケットの宛先解決 を行った後に前記伝送路へ前記パケットを出力するパケ ット処理装置において、

1

前記伝送路を介して受信したパケットを所定長のセルに 分割して出力するパケット受信手段と、

前記パケット受信手段から受信した前記セルから所定の 検索キーを抽出する検索キー抽出手段と、

前記検索キー抽出手段で抽出した前記検索キーに基づく 検索を行って、前記キーに対応するメモリアドレスを出 10 力するCAMと、

少なくとも宛先情報を記憶し、入力されたメモリアドレ スに記憶した情報を出力する検索情報記憶手段と、

前記CAMから受信した前記メモリアドレスに基づいて 前記検索情報記憶手段のメモリアドレスを算出し、前記 検索情報記憶手段に供給する検索情報読み出し手段と、 前記検索情報読み出し手段で読み出した前記検索情報記 憶手段の情報に基づいて、当該セルの宛先解決を行う宛 先解決手段と、

路へ出力するパケット出力手段とを備えて成り、

前記パケット受信手段、検索キー抽出手段、CAM、検 索情報記憶手段、検索情報読み出し手段、宛先解決手 段、パケット出力手段はパイプライン処理を行うことを 特徴とするパケット処理装置。

【請求項2】 前記パケット受信手段、検索キー抽出手 段、CAM、検索情報記憶手段、検索情報読み出し手 段、宛先解決手段、パケット出力手段の各ステージは、 前記パケット受信手段に入力されるパケットの到達間隔 以下に設定されていることを特徴とする請求項1記載の 30 を、簡単な構成で、髙速に行なえるようにすることを課 パケット処理装置。

【請求項3】 前記パケット受信手段、検索キー抽出手 段、CAM:検索情報記憶手段、検索情報読み出し手 段、宛先解決手段、パケット出力手段の処理時間は各ス テージの時間よりも短く設定されていることを特徴とす る請求項2記載のパケット処理装置。

【請求項4】 前記ステージの空き時間に前記CAM及 び検索情報記憶手段の少なくとも一方の保守を行う保守 手段を備えて成ることを特徴とする請求項3記載のパケ ット処理装置。

【請求項5】 前記伝送路と前記パケット受信手段の 間、及び、前記伝送路と前記パケット出力手段の間に、 タイミング調整用のパッファ手段を備えて成ることを特 徴とする請求項1乃至4のいずれか一に記載のパケット 処理装置。

【請求項6】 前記パケット受信手段の後段と前記パケ ット出力手段の前段の少なくとも一方に前記セルに対す る所定の処理を行う演算処理手段を備えて成ることを特 徴とする請求項1乃至5のいずれか一に記載のパケット 処理装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ルータなどにおい てパケットの宛先解決等を行うパケット処理装置に関す る。

2

[0002]

【従来の技術】従来から、ルータなどにおいて、パケッ トの宛先解決等を行うために、パケット処理装置が使用 されている。従来、パケット処理装置において、パケッ トの宛先解決処理、QoS情報の解決処理、あるいは、 必要に応じてパケットヘッダの更新処理等を、ソフトウ ェア処理によって行う方法がある。

[0003]

【発明が解決しようとする課題】パケットの宛先解決等 をソフトウェア処理によって行う方法では、高速な処理 を実現できないという問題がある。この問題を解決する 方法として、ハードウェア構成によって実現する方法が 考えられる。

【0004】しかしながら、ハードウェアで実現する場 前記宛先解決手段からのセルをパケット戻して前記伝送 20 合、マルチプロトコル、マルチレイヤの処理を行うため には、例えば、パケットフローを識別するためにマルチ フィールドによって分類を行うテーブルであるMF (Mu lti Field) Classsifyテープル、フローを意 識したフォワードを行うためのフロー宛先解決テーブル 等の複数の検索テーブルを実装する必要があり、単に、 その各々を個別に処理するための回路やテーブルを用意 するような構成では、回路規模の増加を招いてしまうと いう問題がある。

> 【0005】本発明は、パケットの宛先解決等の処理 題としている。

[0006]

【課題を解決するための手段】本発明によれば、伝送路 から受信したパケットの宛先解決を行った後に前記伝送 路へ前記パケットを出力するパケット処理装置におい て、前記伝送路を介して受信したパケットを所定長のセ ルに分割して出力するパケット受信手段と、前記パケッ ト受信手段から受信した前記セルから所定の検索キーを 抽出する検索キー抽出手段と、前記検索キー抽出手段で 40 抽出した前記検索キーに基づく検索を行って、前記キー に対応するメモリアドレスを出力するCAMと、少なく とも宛先情報を記憶し、入力されたメモリアドレスに記 憶した情報を出力する検索情報記憶手段と、前記CAM から受信した前記メモリアドレスに基づいて前記検索情 報記憶手段のメモリアドレスを算出し、前記検索情報記 僚手段に供給する検索情報読み出し手段と、前記検索情 報読み出し手段で読み出した前記検索情報記憶手段の情 報に基づいて、当該セルの宛先解決を行う宛先解決手段 と、前記宛先解決手段からのセルをパケット戻して前記 50 伝送路へ出力するパケット出力手段とを備えて成り、前

記パケット受信手段、検索キー抽出手段、CAM、検索 情報記憶手段、検索情報読み出し手段、宛先解決手段、 パケット出力手段はパイプライン処理を行うことを特徴 とするパケット処理装置が提供される。

【0007】パケット受信手段は、前記伝送路を介して 受信したパケットを所定長のセルに分割して出力する。 検索キー抽出手段は、前記パケット受信手段から受信し た前記セルから所定の検索キーを抽出する。CAMは、 前記検索キー抽出手段で抽出した前記検索キーに基づく 検索を行って、前記キーに対応するメモリアドレスを出 10 力する。検索情報読み出し手段は、前記CAMから受信 した前記メモリアドレスに基づいて前記検索情報記憶手 段のメモリアドレスを算出し、前記検索情報記憶手段に 供給する。宛先解決手段は、前記検索情報読み出し手段 で読み出した前記検索情報記憶手段の情報に基づいて、 当該セルの宛先解決を行う。パケット出力手段は、前記 宛先解決手段からのセルをパケット戻して前記伝送路へ 出力する。このとき、前記パケット受信手段、検索キー 抽出手段、CAM、検索情報記憶手段、検索情報読み出 し手段、宛先解決手段、パケット出力手段はパイプライ 20 ン処理を行う。

【0008】ここで、前記パケット受信手段、検索キー 抽出手段、CAM、検索情報記憶手段、検索情報読み出 し手段、宛先解決手段、パケット出力手段の各ステージ は、前記パケット受信手段に入力されるパケットの到達 間隔以下に設定されているように構成してもよい。ま た、前記パケット受信手段、検索キー抽出手段、CA M、検索情報記憶手段、検索情報読み出し手段、宛先解 决手段、パケット出力手段の処理時間は各ステージの時 間よりも短く設定されているように構成してもよい。

【0009】また、前記ステージの空き時間に前記CA M及び検索情報記憶手段の少なくとも一方の保守を行う 保守手段を備えて成るように構成してもよい。また、前 記伝送路と前記パケット受信手段の間、及び、前記伝送 路と前記パケット出力手段の間に、タイミング調整用の バッファ手段を備えて成るように構成してもよい。ま た、前記パケット受信手段の後段と前記パケット出力手 段の前段の少なくとも一方に前記セルに対する所定の処 理を行う演算処理手段を備えて成るように構成してもよ 44

[0010]

【発明の実施の形態】図1は、本発明の第1の実施の形 態に係るパケット処理装置のブロック図である。本第1 の実施の形態に係るパケット処理装置を備える装置とし て、例えば、ルータがあげられる。図1において、11 はパケット受信手段としてのパケット入力回路、12は 検索キー抽出手段としての検索キー抽出回路、13はパ イプライン検索が可能なCAM (Content Addressable Memory)、14は検索情報抽出手段としての検索情報ア ドレス送受信回路、15は検索情報記憶手段としての検 50 が転送されてきたのか等を詳細に識別 (Classificatio

索情報格納メモリ、16は宛先解決手段としての検索情 報受信回路、17はパケット出力手段としてのパケット 出力回路で、いずれもハードウェアによって構成されて いる。

【0011】ここで、CAM13はメモリ機能のみなら ず検索機能を有しており、CAM13に予め記憶されて いるデータと同一のデータをCAM13に入力すると、 CAM13は該データが記憶されているCAM13のア ドレスを出力する。 CAM13は、LPM (Longest Pr efix Match)検索、様々な検索ピット幅による検索が可 能であり、検索キーの種類やピット幅に依存しないで高 速な検索が可能である。また、CAM13の記憶データ が増加した場合にも検索性能の劣化がないという特性を 有しているため、CAM13のデータ量が多量の場合に も、迅速な検索が可能である。

【0012】一方、検索情報格納メモリ15には、パケ ットの宛先情報やクラス情報等が格納されている。尚、 パケット入力回路11、検索キー抽出回路12、検索情 報アドレス送受信回路14、検索情報受信回路16、バ ケット出力回路17は、パケット処理手段としてのパケ ット処理部10を構成している。パケット入力回路11 は、例えば、IP (Internet Protocol) パケットのよ うな可変長のパケットを受信して、ATM (Asynchrono us Transfer Mode) セルのように固定長に区切られた形 態の信号を出力する。ここで、パケット入力回路 1 1 か ら出力される信号を今後セルと呼ぶことにする。

【0013】パケット入力回路11から出力されたセル は、1ステージあたり n クロックのパイプラインで、パ ケット処理装置の各構成要素(パケット入力回路11、 30 検索キー抽出回路 12、CAM 13、検索情報アドレス 送受信回路14、検索情報格納メモリ15、検索情報受 信回路16、パケット出力回路17)の各ステージを切 り替えながら処理が行われる。

【0014】 IPパケットなどの宛先情報やQoSの情 報は多くの場合ヘッダ部分に格納されているので、仮に セルよりも大きいサイズのパケットがパケット入力回路 11に入力され、パケット入力回路11から複数のセル に分割されて出力される場合、各ステージにおいては先 頭のセルについてのみ処理を行い、2番目以降のセルに 40 ついては特に何の処理もする必要はない。従って、以降 の処理は先頭セルについてのみ行われ、後続する他のセ ルについては何の処理もせずにパイプラインの各ステー ジが切り替わる。

【0015】まず、検索キー抽出回路12は、パケット 入力回路 1 1 から受信したセルの中から必要な検索キー を抽出し、次に、前記検索キーをパイプライン検索が可 能なCAMI3に入力することにより、CAMI3で検 索が実行される。ここで、検索キーは、パケットをどこ へ転送するかを解決したり、どのような種類のパケット

ĸ

n) するためのキーであり、例えば I Pパケットの場 合、ヘッダの宛先アドレス、送信元アドレス、プロトコ ルタイプ、サービスタイプ等のフィールドが検索キーと して使用される。

【0016】CAM13は、検索キー抽出回路12から 入力された検索キーに基づいて検索処理を行い、検索の 結果ヒットしたCAM13のメモリアドレス (検索キー が記憶されているCAM13のメモリアドレス)を出力 する。検索情報アドレス送受信回路14は、CAM13 から前記メモリアドレスを受信し、前記メモリアドレス 10 から、実際の検索情報が格納されている検索情報格納メ モリ15のメモリアドレスを、CAM13のアドレスと 検索情報格納メモリ15のアドレスとを予め関連付けた 規則に基づいて算出する。

【0017】-そして、検索情報アドレス送受信回路14 が該メモリアドレスを検索情報格納メモリ15に与える ことにより、検索情報メモリアドレス15から、実際の 検索情報が得られることになる。即ち、検索情報格納メ モリ15は、検索情報アドレス送受信回路14から入力 情報)を検索情報受信回路16に出力する。検索情報受 信回路16は、前記検索情報に基づいて、パケット(直 接的にはセル)に対して必要なヘッダ更新や宛先の解決 を行った後、パケット出力回路17に出力する。パケッ ト出力回路17は、入力回路11によって分割された複 数のセルを合成して一つのパケットとし、該更新された パケットをネットワークに出力する。

【0018】 nクロックによって構成されるパイプライ ンの1ステージを、最短のパケット到着間隔(固定長セ ルサイズに等しい)と同じかそれよりも小さい値にする ことにより、本構成のバイプラインでパケット入力回路 11から連続的にパケットが到着したとしても、滞るこ となくそのままの速度でパケット処理が可能となる。ま た1ステージあたりnクロックのパイプラインとするこ とにより、検索キー抽出回路12、CAM13での検索 処理が1パケットあたり1回の検索に限らずに複数回の 検索を行うことができ、1つのパケットに対して単一の 処理ではなく複数の処理を実行するために必要な情報を 得ることができる。

【0019】更に、前記パイプライン構成を実際にパケ 40 ット入力回路11からパケットが到着する速度よりも少 し速く動作させることにより、定期的にパイプライン処 理の各ステージに空き時間を作ることが可能になり、前 記空き時間を使って、図示しない保守手段により、CA M13や外部メモリ15に記憶したデータの点検や更新 等の保守を行うことが可能になる。

【0020】図2は、図1に示すパケット処理装置の夕 イミング図である。図2では、説明を簡単にするために 3つのセルが連続して到着している場合の図を示してい る。また、パイプラインのクロックサイクル(1ステー 50

ジあたりのクロック数n) は8クロックとしている。処 理の全体は、符号11~符号17で示す7つのパイプラ インステージで構成されており、符号11~符号17 は、各々、パケット処理装置の構成要素である図1のパ ケット入力回路11~パケット出力回路17中の対応す る符号を有する構成要素の処理を表している。以下、図 1及び図2を用いて本第1の実施の形態の動作を詳細に 説明する。

【0021】パケット入力回路11は伝送路1を介して ネットワークからパケットを受信し、受信したパケット を所定長にのセルに分割して出力する。本実施の形態で は、前記セルは8クロック分の長さにされる。前記セル は、その後も8クロックのパイプラインで検索キー抽出 回路12~パケット出力回路17の各ステージを切り替 えながら処理が行われる。

【0022】まず、パケット入力回路11でパケットを 受信しつつどのようなパケットを受信したかとそれに必 要となる検索キーがどのようなものかを決定する。パケ ット種別の判別方法としては、例えば、IPパケットを された前記メモリアドレスに記憶しているデータ(検索 20 カブセル化したイーサネット(登録商標)フレームの場 合、イーサネットのヘッダ中のフィールド (Payload Ty pe) を判別することにより、IPパケットであることを 判別することができる。また、検索キーとしては、前述 したように、例えば I Pパケットの場合、ヘッダの宛先 アドレス、送信元アドレス、プロトコルタイプ、サービ スタイプ等のフィールドがある。

> 【0023】次に検索キー抽出回路12でセルの中から 必要な検索キーを抽出し、CAM13に前記検索キーを 出力して検索指示を与える。ここで、CAM13はパイ 30 プライン検索すなわち各クロックに応答して検索を行う ことが可能なものを前提としている。従って検索キー抽 出回路12が処理を行うステージでは、1種類の検索キ ーを抽出するだけでなく、1ステージ内に収まる範囲 (本実施の形態では1ステージあたり8クロックである ため最大8回の検索が可能)で複数種類の検索キーを抽 出し、CAM13に検索指示を与えることもできる。更 に検索種類を増やしたい場合には、検索キー抽出回路1 2が処理を行うステージの数を増やすか、パイプライン クロックのサイクル数nを増やせばよい。

【0024】CAM13は、検索キー抽出回路12から 検索キーを受信して、m (m:自然数) クロックのレイ テンシをもって検索の結果ヒットしたアドレスを送出す るので、検索情報アドレス送受信回路14はそれを受信 し実際の検索情報が格納されている検索情報格納メモリ 15のアドレス (検索情報アドレス) を算出し、該検索 情報アドレスを検索情報格納メモリ15に与える。検索 キー抽出回路 12の処理ステージ 12で複数種類の検索 を実行した場合には、それぞれの検索に対して上記動作 が繰り返えされる。

【0025】ここで、検索キー抽出回路12からCAM

13への検索キーの引き渡し処理とCAM13から検索 情報アドレス送受信回路14への検索情報アドレスの出 力処理、さらに前記検索情報アドレスを元にした検索情 報メモリ15への検索情報の読み出し指示が並列に実行 されるため、無駄なく常に検索処理を行うことが可能と なる。

【0026】検索の結果得られた検索情報は、検索情報 格納メモリ15から検索情報受信回路16に出力され、 検索情報受信回路16は、前記検索情報に基づいて、パ ケット(直接的にはセル)に対して必要なヘッダ更新や 10 宛先の解決を行う。ここで、検索キー抽出回路 1 2 にお いて複数種類の検索指示が与えられている場合、検索情 報としても複数種類得ることができるので、その各々の 検索結果得られる検索情報に応じた処理を行ってもよい し、複数種類の検索情報を合わせてあるいは、優先度を 付けて必要な処理を実行してもよい。

【0027】そして最後に、更新されたパケットがパケ ット出力回路17から、伝送路2を介してネットワーク へ出力される。図2では3つのセルが連続して到着して いるが、例えばこのうち最初に到着したセルと2番目に 20 到着したセルで1つのパケットを構成している場合に は、パケット入力回路11または検索キー抽出回路12 のステージにおいて、先頭セルかどうかを判別し、先頭 セルでない場合には上記処理は行わずに各パイプライン ステージが切り替わるだけとなる。更に、このパイプラ イン構成を、実際にパケット入力回路11からパケット が到着する速度よりも少し速く動作させることにより、 定期的にパイプライン処理に空き時間(ステージ)を作 ることが可能になり、前記空き時間を使って図示しない 保守手段により、CAM13や外部メモリ15の保守を 30 バッファ18およびパケット出力回路17からパケット 行うことが可能になる。

【0028】以上述べたように、本第1の実施の形態に 係るパケット処理装置は、特に、伝送路から受信したパ ケットの宛先解決を行った後に前記伝送路へ前記パケッ トを出力するパケット処理装置において、伝送路1を介 して受信したパケットを所定長のセルに分割して出力す るパケット入力回路11と、パケット入力回路11から 受信した前記セルから所定の検索キーを抽出する検索キ ー抽出回路12と、検索キー抽出回路12で抽出した前 記検索キーに基づく検索を行って、前記キーに対応する メモリアドレスを出力するCAM13と、少なくとも宛 先情報を記憶し、入力されたメモリアドレスに記憶した 情報を出力する検索情報角の梅森15と、CAM13か ら受信した前記メモリアドレスに基づいて、CAM 13 の前記メモリアドレスに対応する検索情報格納メモリ1 5のメモリアドレスを算出し、検索情報格納メモリ15 に供給する検索情報アドレス送受信回路14と、検索情 報アドレス送受信回路 1 4 で読み出した検索情報格納メ モリ15の情報に基づいて、当該セルの宛先解決を行う 検索情報受信回路16と、検索情報受信回路16からの 50 ここでは、入力バッファ18に入力されるセル周期と出

セルを合成することによってパケットを生成し伝送路2 へ出力するパケット出力回路17とを備えて成り、パケ ット入力回路11、検索キー抽出回路12、CAM1 3、検索情報格納メモリ15、検索情報アドレス送受信 回路14、検索情報受信回路16、パケット出力回路1 7はパイプライン処理を行うことを特徴としている。

【0029】したがって、nクロックを最短のパケット 到着間隔(固定長セルサイズ)と同じかそれよりも小さ い値にすれば、本構成のパイプラインでパケット入力回 路11から連続的にパケットが到着したとしても滞るこ となくそのままの速度でパケット処理が可能となり、例 えば超高速ルータのフォワーディングエンジンとして用 いることができる。

【0030】また、1ステージあたりnクロックのパイ プラインとすることにより検索キー抽出回路12、CA M13での検索処理が1パケットあたり1回の検索に限 らずに複数回の検索を行うことができ、1つのパケット に対して単一の処理ではなく複数の処理を実行する、あ るいは複数の検索を通じて優先度を付けてある一種類の 検索情報を得て、それに対する処理を実行することがで きる。また、複数のテーブルを1つのCAM13に実装 し、1つの回路で制御、検索することが可能であり、回 路規模を削減できる。

【0031】図3は本発明の第2の実施の形態に係るパ ケット処理装置のプロック図で、図1と同一部分には同 一符号を付している。また、図4は、図3に示すパケッ ト処理装置のタイミング図である。本第2の実施の形態 では、パケットを受信してパケット入力回路11に出力 する処理タイミング調整用のパッファ手段としての入力 を受信して出力する処理タイミング調整用のパッファ手 段としての出力パッファ19を備えている点で、前記第 1の実施の形態と相違している。

【0032】本第2の実施の形態では、入力バッファ1 8へ入力されるパケットの周期や出力パッファ19から 出力されるパケットの周期よりも、パケット入力回路1 1からパケット出力回路17のパイプラインステージが 短い周期となっており、そのために入力バッファ18と 出力バッファ19を実装し、伝送路1、2との間で送受 40 信するパケットの周期と、パケット処理装置における処 理タイミングの調整を行っている。

【0033】このように、パケット処理装置内部のパイ プラインサイクルを、外部から到着するパケットの周期 よりも短くすることにより、パケット処理装置内部で何 の処理もせずにすむ空き時間(図4の「M」)を作るこ とができる。ここでできた空き時間を利用して、複雑な 競合制御を行うことなく CAM 13や検索情報格納メモ リ15のデータ更新を行うことができる。

【0034】そのタイミング図の一例が図4となるが、

カバッファ19から出力されるセル周期は共に等しく、 且つ、入力バッファ18に入力されるセル周期及び出力 パッファ19から出力されるセル周期の4/5の周期 で、パケット入力回路11からパケット出力回路17に 至るパイプライン処理が実行されている。

【0035】従って仮に入力バッファ18や出力バッファ19のサイクルで連続的にセルが到着しても、パケット入力回路11からパケット出力回路17のステージについては、5サイクルに1サイクルは必ず処理を行わなくてよいステージが存在することになり、ここでCAM 1013や検索情報格納メモリ15のメンテナンスを複雑な競合制御をすることなく行うことが可能となる。

【0036】図5は本発明の第3の実施の形態に係るパケット処理装置のプロック図で、図1と同一部分には同一符号を付している。本第3の実施の形態では、パケット入力回路11と検索キー抽出回路12のステージの間に演算処理回路110を設けている点で、前記第1の実施の形態と相違している。

【0037】前記第1、第2の実施例では可変長パケットを受信した際に先頭セルだけを処理する事としていた 20が、ルータ等においては例えばパケットの暗号化のようにパケット全体に渡って所定の演算をしなければいけないようなこともありえる。そのために演算処理回路110を設け、演算処理回路110に関しては先頭セルだけでなく、他のセルに対しても、ある所定の演算処理を実行する。ここで、パケットに対する所定の演算処理の例としては、例えば、イーサネットのパケットの最後に下CS(Frame Check Sequence)を付ける処理がある。これにより、可変長パケット全体に渡ってある演算処理を実行したい場合にも対応することが可能となる。 30

【0038】図6は本発明の第4の実施の形態に係るパケット処理装置のプロック図で、図3と同一部分には同一符号を付している。本第4の実施の形態では、演算処理回路110を、検索情報受信回路16とパケット出力回路17との間に設けている点で、前記第3の実施の形態と相違している。前記第3の実施の形態では、更新前のパケット全体に対して所定の演算が実行できるが、本第4の実施の形態では、検索情報受信回路16によるヘッダ情報の更新後にパケット全体に対して所定の演算処理が実行できる点が異なる。ここで、前記所定の演算処理の例としては、前述したように例えば、イーサネットのパケットの最後にFCS(Frame Check Sequence)を付ける処理がある。これにより、可変長パケット全体に渡ってある演算処理を実行したい場合にも対応することが可能となる。

[0039]図7は本発明の第5の実施の形態に係るパケット処理装置のブロック図で、図1、図3、図5、図

6と同一部分には同一符号を付している。本第5の実施の形態は、第2〜第4の実施の形態の構成要素を全て組み込んだ構成のものであり、CAM13や検索情報格納メモリ15のメンテナンスを、複雑な競合制御をすることなく行うことが可能になる。

10

【0040】また、前記第3~第5の実施の形態のように、パケット入力回路11の後段とパケット出力回路17の前段の少なくとも一方に、セルに対する所定の処理を行うことによって、パケット全体にわたって所定の処理(例えば、暗号化処理あるいはFCSの挿入処理)を行う演算処理回路110を備えることにより、受信時のパケット全体に対して特定の演算処理行ったり、ヘッダ情報更新後にパケット全体に対して所定の演算処理が実行できるようになる。

[0041]

【発明の効果】本発明によれば、パケットの宛先解決等の処理を、簡単な構成で、高速に行なうことが可能になる。

【図面の簡単な説明】

0 【図1】 本発明の第1の実施の形態に係るパケット処理装置のプロック図である。

【図2】 本発明の第1の実施の形態に係るパケット処理装置のタイミング図である。

【図3】 本発明の第2の実施の形態に係るパケット処理装置のプロック図である。

【図4】 本発明の第2の実施の形態に係るパケット処理装置のタイミング図である。

【図5】 本発明の第3の実施の形態に係るパケット処理装置のプロック図である。

30 【図 6 】 本発明の第 4 の実施の形態に係るパケット処理装置のプロック図である。

【図7】 本発明の第5の実施の形態に係るパケット処理装置のプロック図である。

【符号の説明】

10・・・パケット処理手段としてのパケット処理部

11・・・パケット受信手段としてのパケット入力回路

12・・・検索キー抽出手段としての検索キー抽出回路

13 · · · CAM

14・・・検索情報読み出し手段としての検索情報アドレス送受信回路

15・・・検索情報記憶手段としての検索情報格納メモ リ


16・・・宛先解決手段としての検索情報受信回路

17・・・パケット出力手段としてのパケット出力回路

18・・・入力パッファ手段としての入力パッファ回路


19・・・出力バッファ手段としての出力パッファ回路

110・・・演算処理手段としての演算処理回路



. 3番目の七八 一番日の七人

[図2]



フロントページの続き

(72)発明者 鎮目 大

神奈川県川崎市中原区下沼部1730 日本電 気株式会社NECネットワークス第一光ネットワーク事業部内 (72)発明者 生貝 康行

千葉県我孫子市日の出1131 日本電気株式 会社NECネットワークスIPネットワー ク事業部内

Fターム(参考) 5K030 GA03 HA08 HB21 HB28 HC01

HC14 HD03 HD07 HD09 JA11

KA05 LB07 LB18 LE09 MA04

5K033 AA02 BA04 CB09 CC02 DA05

DB03 DB18 EC04